ChenboLin
01Về tôi02Dự án03Phòng thí nghiệm04Ghi chú
LIÊN HỆ
Quay lại các dự án kỹ thuậtĐọc bằng tiếng Anh
THIẾT KẾ PCB5 min read

Đi dây mật độ cao và thiết kế linh hoạt.

Chương trình thực tập thiết kế phần cứng tập trung vào quy hoạch stack-up, đi dây HDI và xử lý các giới hạn vật lý phức tạp trên các bo mạch siêu nhỏ.

Đã đăng
2026-08-18
Đã cập nhật
2026-08-18

Phạm vi dự án

MÙA HÈ 2025 / PHÒNG THÍ NGHIỆM PHẦN CỨNG

Hardware design internship

Design focus
Multilayer PCB and miniature flexible layouts
Interconnect
HDI routing with blind and buried vias
Primary constraints
Footprint, routing density, signal paths and heat
Các phần kỹ thuật dài hiện được đăng bằng tiếng Anh và tiếng Trung. Điều hướng, metadata và tóm tắt dự án đã được bản địa hóa sang ngôn ngữ này.

Chủ đề

Tỷ lệ thành công caoVias mù / ngầm HDILayout flex siêu nhỏ
01

The engineering problem

Miniature boards compress electrical, mechanical and manufacturing constraints into the same small area. Routing density cannot be considered separately from layer structure, return paths, component placement, thermal flow and the behaviour of flexible regions.

The internship focused on planning that system before detailed routing, so the stack-up and interconnect strategy supported the physical form rather than fighting it later.

02

What the work covered

The public scope includes multilayer stack-up planning, rules-driven HDI routing, blind and buried via use, miniature flexible PCB layout and thermal management decisions.

The central task was to keep these decisions connected. A via choice changes manufacturability and available routing channels; a flex transition changes mechanical and copper constraints; a thermal path can compete with signal or placement priorities.

03

How I frame the design decisions

I start by mapping the interfaces and the constraints that cannot move, then separate them from preferences that can be traded. Stack-up, reference planes and critical routes need to be coherent before local routing density is optimised.

Review is most useful when it tests the reasoning behind the layout: whether return paths remain credible, whether flex and rigid regions are treated differently, and whether thermal and assembly considerations are visible rather than deferred.

04

What this project taught me

Miniaturisation is not simply the same circuit drawn smaller. It changes which physical effects dominate and makes communication between electrical, mechanical and manufacturing decisions more important.

The lasting lesson is to treat layout as systems engineering. Geometry is the final expression of many earlier decisions, not a substitute for making them explicitly.

Ranh giới bằng chứng công khai

This public summary does not disclose board files, dimensions, client or institute identity, manufacturing yield figures, or confidential electrical specifications.

Các trang này công bố phạm vi và lập luận kỹ thuật có thể kiểm tra; bằng chứng dự án chỉ được thêm khi sẵn sàng chia sẻ.

Xem tất cả dự án kỹ thuật
Chenbo Lin
© 2026 Chenbo Lin. Mọi quyền được bảo lưu.