Ausgewählte Ingenieursprojekte, bei denen Einschränkungen zum Teil des Designs werden und nicht erst im Nachhinein bedacht werden.
Projekte, an denen ich gearbeitet habe.
Ich arbeite an der Schnittstelle von Leiterplatten, Schaltungen und autonomen Maschinen – immer in Bewegung zwischen präziser Ingenieurskunst und der übergreifenden Frage, was ein System ermöglichen soll.
Zeitraum / Rolle
SOMMER 2025 / HARDWARE-LABOR
Ein Hardware-Design-Praktikum mit den Schwerpunkten Lagenaufbau, HDI-Routing und der Bewältigung komplexer physikalischer Einschränkungen auf kleinstem Raum.
Zeitraum / Rolle
SOMMER 2025 / HARDWARE-LABOR
Schaltverhalten, verifiziert aus jedem Blickwinkel.
Schaltungssimulationen für das Power-Management mit Wide-Bandgap-Schaltern und magnetischen Bauteilen, streng getestet unter transienten, AC- und DC-Bedingungen.
Antrieb und Navigation für Unterwasserfahrzeuge.
Ingenieursprojekt, das Propellerdesign, Schubtests und die Programmierung von Navigation für die autonome Unterwassererkundung vereint.
Exakte Dateiübertragung durch Licht.
Ein browsernatives optisches Übertragungssystem mit lokaler Verarbeitung, klar benannten Protokollgrenzen und einer sauberen Trennung zwischen digitaler Evidenz und physischen Kameratests.
Ein Postflop-Solver mit ehrlicher Bilanz.
Eine Rust/WASM-Workbench für Heads-up-Postflop-Analyse mit exaktem Hand-Replay, lokalem Cache und Empfehlungen, die bei fehlender Gegner-Evidenz geschlossen bleiben.
Flüchtige Kommunikation ohne dauerhaftes Postfach.
Ein browserbasiertes Eins-zu-eins-Kommunikationssystem mit kurzlebigen Einladungen, verifiziertem direktem WebRTC und sichtbaren Fallback-Zuständen.
Entscheidungsunterstützung, die ihre Evidenz zeigt.
Eine quellenbewusste Plattform für Abschlüsse, Programme, Fähigkeiten und Studienorte mit signierten Belegen und begrenzten Live-Explorern.
Ein Browsermikroskop für Modellberechnung.
Ein lokales Browserinstrument zur Messung von Modellspuren und zur Trennung beobachteter Tensoren, Interventionen, Pfade und replizierter Mechanismen.
Sparse Ausführung ohne Verlust des beobachtbaren Zustands.
Ein eingeschränktes Compiler-/Laufzeitsystem für zertifizierte Event-State-Ausführung mit gemessenem dichtem Fallback.
Verborgene Eingaben an natives Verhalten binden.
Eine RISC-V-Attestierungsforschung, die private externe Eingaben innerhalb eines deklarierten Monitor-Modells mit authentifizierter nativer Ausführung verbindet.
Weitere Projekte werden hier veröffentlicht, sobald sie bereit sind, geteilt zu werden.
Weiter zu Laboren